2 комплиментарный ввод и использование библиотеки vhdl для подписанного ввода

Ваше выражение сложения в adder1 недопустимо, потому что вы пытаетесь проиндексировать элемент "8", когда диапазон a1 и a2 составляет от 7 до 0.

Предполагая, что вы пытаетесь подписать расширение, это будет выглядеть примерно так:

q <=(a1(7)&a1 + a2(7)&a2);

Оператор «+» имеет более высокий приоритет, чем «&», поэтому вы пытаетесь добавить a1 + a2(7), который равен signed + std_logic. Это не имеет перегрузки, определенной в numeric_std, кроме того, что это логически неправильно.

Это работает:

q <=(a1(7)&a1) + (a2(7)&a2);

Но это не канонический способ реализации расширения знака при использовании numeric_std. Вам нужно только, чтобы левый член имел тот же размер, что и q. Знаковый оператор "+" позаботится о том, чтобы знак расширял свою правую сторону автоматически.

q <= resize(a1, q'length) + a2; -- Sign extend a1 and add

Это дает более чистый код, который говорит, что он делает, не полагаясь на нестандартный std_logic_arith.

Фактическая ошибка о несоответствии типов на xin не очевидна из вашего кода. Возможно, у вас есть более старая версия signedinput, скомпилированная с портом другого типа, и вы не обновили библиотеку.

Кевин сделал это сложным, поэтому я решил показать что-то, что дает хорошее объяснение:

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity adder1 is
    port ( 
        a1:         in   signed (7 downto 0);
        a2:         in   signed (7 downto 0);
        clk:        in   std_logic;
        enable1:    in   std_logic;
        q:          out  signed (8 downto 0)
    );
end entity;


architecture behavioral of adder1 is

begin
UNLABELLED:
    process(clk)
    begin 
        if clk'event and clk ='1' then 
            if enable1 = '1' then
                q <= a1(7) & a1 + a2 ;
            end if;
        end if;
        end process;
end architecture;

Присвоение q выглядит голым, поэтому его стоит пояснить. Знак «+» в numeric_std для знака расширяет более короткий операнд, чтобы он соответствовал длине более длинного операнда.

Остальное — приоритетная магия.

"+" и "&" имеют одинаковый приоритет, что означает, что они оцениваются слева направо в текстовом порядке, то есть сначала выполняется расширение знака с оператором конкатенации (см. IEEE Std 1076-2008). , 9.2 Операторы).

Оператор "+" считает левый операнд более длинным и сопоставляет правый операнд с его длиной (см. пакет numeric_std "+" для L,R: со знаком). Он делает это, используя подписанный RESIZE для обоих операндов после нахождения MAX длины обоих операндов, наряду с преобразованием метазначений в 'X'.

Это работает, если правый операнд тоже длиннее:

        q <= a1 + (a2(7) & a2) ;

И здесь нам нужны круглые скобки, чтобы связать результат оператора конкатенации с правым операндом оператора сложения, потому что эти два оператора имеют одинаковый приоритет и в противном случае встречались бы в текстовом порядке.

Нет причин снова вызывать изменение размера, это всего лишь однобитовое расширение знака путем конкатенации, основанное на знании того, что знак воплощен в левом элементе (бите) числа дополнения до двух.

Термин «канонический» не встречается в стандарте VHDL.

Что касается Xin, я бы согласился с Кевином, что, вероятно, необходимо провести повторный анализ, чтобы обе ссылки на signed находились в одном и том же пакете.

Каждое объявление, используемое в проекте, уникально. Если сказать, что фактический в карте портов зависит от подписанного объявления типа в пакете std_logic_arith, а формальный должен зависеть от объявления подписанного в пакете numeric_std, они будут разных типов.