При доступе к памяти будет ли установлен бит доступа к таблице страниц / грязный бит в случае попадания в кеш?

Я думаю, вы можете предположить, что эти биты кэшируются в TLB, и если есть какое-либо несоответствие со значениями в TLB и доступами, выполняемыми ядром, будет выполнена помощь микрокода, и биты будут обновлены. Например, если биты A ¹ или D равны нулю и происходит доступ или сохранение, это условие будет обнаружено и будут установлены соответствующие биты.

Вы также можете предположить, что быстрый путь для попаданий TLB не может перейти в память, и посмотреть, согласуются ли кешированные биты TLB с PTE в ОЗУ. Более того, на x86 изменения PTE не передаются аппаратно в TLB в стиле аннулирования кэша; то есть TLB не является согласованным.

Это означает, что, если биты не синхронизированы определенным образом, они, вероятно, не будут обновлены правильно. Например, если бит A (соответственно D) установлен в TLB, и происходит доступ (соответственно сохранение), ничего не произойдет, даже если бит A (или D) фактически не установлен в PTE. Сущность, вносящая изменения в биты, отвечает за очистку TLB, чтобы биты правильно обновлялись в будущем.

¹ Странно иметь запись TLB с A == 0: вы ожидаете, что запись будет там в результате доступа, поэтому бит A установлен с самого начала. Возможно, это может произойти в некоторых сценариях, например, страница, открытая в результате спекулятивного доступа или предварительной выборки.

Большинство кешей виртуально индексированы и физически помечены для более быстрого доступа. Таким образом, ЦП выдает виртуальный адрес, а индексные биты адреса используются для поиска записи. В это время адрес отправляется в TLB для получения физического адреса. К тому времени, когда кэш обнаружит запись, TLB вернет физический адрес, который затем будет использоваться для сравнения тегов. Теперь могут произойти две вещи.

1. TLB не может иметь запись (отсутствует TLB)
2. Несоответствие тега кэша (ошибка кэша)

В случае 1 вам необходимо получить доступ к записи таблицы страниц (PTE), чтобы получить правильный физический адрес.

В случае 2, если TLB вернул действительное сопоставление, вам просто нужно его получить. Если TLB также имеет промах (например, 1 и 2), вам необходимо получить физический адрес из PTE и извлечь данные.

Итак, чтобы ответить на ваш вопрос, в случае HIT, PTE не нужно знать обо всем этом.

Обычно вы не можете получить попадание в кеш, если к странице никогда не обращались изначально, поэтому этот вопрос не имеет значения. (Изменить: если подумать, это может быть возможно в некоторых причудливых случаях псевдонима страницы, но там применяется тот же ответ для грязного бита)

Возможно иметь кешированную строку с чистой страницы (никогда ранее не записываемой). Это немного необычно, поскольку вам обычно нужно инициализировать данные перед доступом к ним, но страницу можно было заменить ранее, а затем переустановить на карту страниц (точное поведение будет зависеть от ОС, но это возможно).

В этом случае строка кэшируется (скажем, исключительно), и вы пишете в нее. ЦП будет обращаться к кешу и TLB параллельно, пытаясь найти строку в кеше, одновременно выполняя TLB-доступ для проверки полного физического адреса, при условии, что ваша система виртуально проиндексирована - физически помечена, как большинство процессоров в наши дни. Процесс TLB может завершиться либо попаданием TLB, либо промахом, за которым следует обход страницы для установки записи TLB из фактической карты страниц в памяти.

Доступ к кешу не может быть завершен до тех пор, пока не будет выполнен доступ TLB (и обход страницы, если необходимо), после чего вы узнаете значение битов доступа / грязных битов. Если вы пытаетесь записать на страницу без установленного грязного бита (или получить доступ к странице без бита доступа), вы получите ошибку страницы, заставляя ОС перейти и обновить страницу в таблице страниц. На этом этапе ОС может выбрать различные оптимизации, но в конечном итоге это приведет к исправлению этих битов.