Вопросы по теме 'micro-architecture'

Как работает выполнение вне очереди с условными инструкциями, например: CMOVcc в Intel или ADDNE (добавить не равно) в ARM
Я знаю, что они могут правильно выполняться только после того, как инструкции перед ними в Re-Order Buffer зафиксированы. Я сомневаюсь, что современные процессоры удерживают их до тех пор, пока они не станут последними в ROB, или какие-либо...
363 просмотров

Почему jnz не считает цикл?
На интернет-ресурсе я обнаружил, что у IvyBridge 3 ALU. Поэтому я пишу небольшую программу для тестирования: global _start _start: mov rcx, 10000000 .for_loop: ; do { inc rax inc rbx dec rcx jnz .for_loop...
141 просмотров

Сколько способов-суперскаляров имеют современные процессоры Intel?
Я только что узнал о суперскалярных процессорах ( https://en.wikipedia.org/wiki/Superscalar_processor ). Я также узнал, что по мере того, как суперскалярный процессор увеличивается по ширине / количеству способов, все усложняется, а сложность...
1054 просмотров

Как буфер хранения и буфер заполнения строк взаимодействуют друг с другом?
Я читал статью об атаках MDS RIDL: Rogue In-Flight Data Load . Они обсуждают, как Line Fill Buffer может вызвать утечку данных. Есть Об уязвимостях RIDL и воспроизведении нагрузок вопрос, в котором обсуждаются детали микроархитектуры эксплойта....
1292 просмотров

Процесс выполнения инструкции и реализация в gem5?
Я изучаю процесс работы программы на gem5. И почитайте несколько книг. Но я все еще не понимаю, в каких частях выполнения программы. Правильно ли мое понимание ниже? Сначала компьютерная инструкция помещается в ICache, а ЦП компьютера...
179 просмотров

Как работает Load Store Queue при наличии MSHR?
Я понимаю базовую работу очереди загрузки-хранилища, которая когда загрузки вычисляют свой адрес, они проверяют очередь хранилища на наличие любых предыдущих хранилищ по тому же адресу, и если таковая имеется, они получают данные из самого...
108 просмотров