Меня интересуют программные инструменты RISCV, и у меня есть некоторые знания в Linux и наборе инструментов. Я хочу настроить riscv-tools в своей системе, работающей в Ubuntu 14.04 — 32 бит. Я попробовал шаги, указанные в github, и сборка не...

dummy_rocc - это простой пример встроенного ускорителя RoCC в инструментах RISCV, где определены несколько инструкций custom0. После установки dummy_rocc (либо на симуляторе Spike ISA, либо на Rocket-FPGA, по-разному) мы используем dummy_rocc_test -...

Я получаю следующую ошибку при сборке симулятора C: ~/ракетный чип/эмулятор$ сделать make: *** Нет правил для создания цели /home/rocket-chip/emulator/generated-src/Top.DefaultConfig.prm , необходимой для...

Мне нужно создать экземпляр последней версии ICache в автономном проекте ROCKET-CHIP. Я смог протестировать этот экземпляр, используя версию 6-месячной давности. Однако в последней версии у меня возникают проблемы с его портом «mem»: val node =...

Следующие два фрагмента кода отличаются только значением, загруженным в регистр x23, но количество инструкций minstret (сообщаемое имитацией Verilator микросхемы Rocket) существенно различается. Это ошибка или я что-то не так делаю? Функция...

Каков самый простой способ работы с прямым порядком байтов в RISC-V на уровне языка ассемблера? То есть, как загрузить значение с прямым порядком байтов из памяти в регистр, работать со значением регистра с прямым порядком байтов (с прямым порядком...

Предположим, вы берете программу RV32 и пытаетесь запустить ее в 64-битной системе. Какие проблемы совместимости могут возникнуть? Насколько я понимаю, кодировка инструкций такая же, и на RISC-V (как и в других современных архитектурах RISC, хотя и...

Я использовал Spike для загрузки Linux с помощью инструментов riscv, но последовательность загрузки Linux, похоже, останавливается на отключенной Bootconsole [early0]. Я попытался добавить в командную строку ядра root = / dev / vda ro console =...

Я написал и скомпилировал приложение RISC-V для Linux . Я хочу сбросить все инструкции, которые выполняются во время выполнения (чего нельзя достичь с помощью статического анализа). Можно ли получить динамическую гистограмму...

У меня есть процессор riscv и процессор расширения, который можно программировать. Другими словами, расширение имеет свою уникальную ISA. Я вставлю в это расширение инструкцию для выполнения свертки программой, работающей на процессоре riscv....

Я пытался запустить загрузчик Berkley в режиме gem5 RISCV FS. Я использовал сценарий fs.py, поставляемый с gem5, передал двоичный путь bbl параметру --kernel сценария. gem5 показывает «Запуск моделирования ...» и просто зависает без каких-либо...

Я пишу свой эмулятор linux risc v на ржавчине. Я натыкаюсь на инициализацию mmu. OpenSBI работает нормально, печатает информацию и передает управление ядру linux. Но эмулятор падает, когда пытается прочитать следующую инструкцию после настройки...

Я некоторое время работал над проектом в сборке RISC-V в ожидании скорого появления одноплатных устройств RISC-V ( https://github.com/mcmenaminadrian/riscyforth ). Я использую Spike с прокси-ядром pk (т.е. у меня есть системные вызовы, подобные...