Трябва да използвам текущото име на екземпляр (пълно йерархично име) в условие за генериране на if:
generate
if (current_instance_name() == "a.b.c.foo")
...
Има ли някакъв начин да направите това във Verilog или SystemVerilog? Знам %m, но позволява само отпечатване на името на екземпляра.
Благодаря.