Използвам симулация на командния ред на Modelsim и създавам WLF на всички сигнали. Езикът е VHDL.
Проблемът е, че имам много сигнали, дефинирани във VHDL пакет, но тези сигнали не са налични в WLF след приключване на симулацията.
Има ли някаква команда или modelsim.ini, които да бъдат модифицирани, за да изхвърлят пакетни сигнали към WLF?