Я изучаю архитектуру MIPS, и мне было интересно, как операционные системы реализуются с ограниченными инструкциями и защитой памяти, которые предлагает mips. Мне особенно интересно, как операционная система предотвратит выполнение определенных...

Вы можете знать их как Accessed и Dirty bits. Теперь x86 PTE содержит эти биты. Допустим, TLB также содержит эти биты. В случае попадания в TLB эти биты будут установлены аппаратно, если фрейм страницы, на который они ссылаются, будет доступен...

Это абзац из Концепции операционной системы, 9-е издание Зильбершатц и др.: Процент случаев, когда интересующий номер страницы находится в TLB, называется коэффициентом попадания. Например, 80-процентный коэффициент попадания означает, что...

Предполагая, что мы намеренно взломали DTLB и хотели бы продолжить очистку определенной строки кэша от L1-3, используя clflush в области памяти, которая (наиболее вероятно) не пересекается с адресами, на которые указывают записи TLB; действительно...

Я пытаюсь измерить время доступа к памяти, и мне нужно уменьшить шум, создаваемый попаданиями и промахами TLB. Чтобы очистить определенную страницу из TLB, я попытался использовать инструкцию INVLPG, следуя этим двум примерам:...

В архитектуре ЦП ARM мы знаем, что если кеш TLB пропускает, ЦП будет искать таблицу страниц, чтобы вычислить физический адрес требуемого виртуального адреса. Мой вопрос в том, что если таблица страниц кэшируется в области кэша данных, использует ли...

Для процессоров Intel 64 и IA-32, как для данных, так и для кода независимо, может быть как TLB 4 КБ, так и TLB большой страницы (2 МБ, 1 ГБ) (LTLB). Как в этом случае работает трансляция адресов? Сможет ли аппаратное обеспечение просто получить...